جهش عمودی تراشه های سیلیکونی در آینده پردازش

در یک اتاق تمیز در دانشگاه ایلینوی اربانا-شمپین، مهندسان دیگر به دنبال ترانزیستورهای هرچه کوچک‌تر نیستند. آن‌ها در حال ساختن به سمت بالا هستند. ویفرهایی را تصور کنید که مانند بلوک‌های کوچک شهری روی هم قرار گرفته‌اند، با خیابان‌های عمودی از اتصال‌ها به جای گسترش بی‌پایان افقی. این یک تغییر مسیر ساده است، اما پیامدهای بزرگی دارد.

برای دهه‌ها، صنعت نیمه‌هادی پیشرفت خود را به یک ایده گره زده بود: ترانزیستورها را کوچک‌تر کن و تعداد بیشتری از آن‌ها را روی یک قالب تخت جای بده. این راهبرد حدود ۶۰ سال به شکلی چشمگیر جواب داد، اما فیزیک حالا سرسخت‌تر شده است. طول گیت‌ها و محدودیت‌های مواد به مقیاس‌های اتمی نزدیک شده‌اند و رفتارهای عجیب کوانتومی هم به سادگی کنار نمی‌روند. پس جهش بعدی در چگالی محاسباتی از کجا می‌آید؟ بسیاری معتقدند پاسخ، در مسیر عمودی است.

جهشی عمودی برای تراشه‌های سیلیکونی

پژوهشگران دانشگاه ایلینوی اربانا-شمپین فرایند تازه‌ای را منتشر کرده‌اند که چندین لایه از مدارهای سیلیکون تک‌بلور را به طور مستقیم روی یکدیگر می‌چیند. به جای آنکه ویفرهای جداگانه ساخته و سپس به هم متصل شوند، هر لایه عملکردی سیلیکون در محل خود روی لایه قبلی رشد داده یا مونتاژ می‌شود. نتیجه این کار، اتصال‌های عمودی بسیار متراکم‌تر، هم‌ترازی در مقیاس نانومتر و فاصله بسیار کمتر میان لایه‌ها نسبت به روش‌های اتصال ویفر امروزی است.

این موضوع شاید در نگاه اول یک پیشرفت مهندسی تدریجی به نظر برسد، اما چنین نیست. فناوری‌های تجاری سه‌بعدی که امروز استفاده می‌شوند، از حافظه با پهنای باند بالا گرفته تا 3D V-Cache شرکت AMD، معمولا بر اتصال ویفرهای کامل‌شده به یکدیگر و استفاده از مسیرهای عمودی عبوری از سیلیکون تکیه دارند. این مسیرها در مقایسه حجیم‌اند و تلرانس هم‌ترازی آن‌ها سخت‌گیرانه‌تر از چیزی است که تولیدکنندگان ترجیح می‌دهند. روش دانشگاه ایلینوی اربانا-شمپین این محدودیت‌ها را با ایجاد اتصال‌های عمودی بومی کاهش می‌دهد، در حالی که ویژگی‌های الکتریکی مطلوب سیلیکون تک‌بلور را حفظ می‌کند.

بازده تولید، عامل نهایی موفقیت یا شکست برای کارخانه‌های ساخت تراشه است. در اینجا تیم پژوهشی گزارش داده است که هنگام استفاده از سیلیکون تک‌بلور استاندارد، بازده تولید بین ۹۸ تا ۱۰۰ درصد بوده است. این اعداد نشان می‌دهند که روش جدید می‌تواند بدون افت فاجعه‌بار از آزمایشگاه به خط تولید منتقل شود. همچنین با کوتاه‌تر کردن اتصال‌ها و فراهم کردن مسیر مستقیم‌تر برای حرکت سیگنال‌ها میان لایه‌ها، انرژی مصرفی برای هر محاسبه را کاهش می‌دهد.

دما مدت‌ها چالش بزرگ و پنهان در یکپارچه‌سازی پشته‌ای بوده است. ساخت لایه‌های فعال بیشتر روی سیلیکون ممکن است لایه‌های پایینی را در معرض مراحل دمای بالا قرار دهد و به مدارها آسیب بزند. گروه دانشگاه ایلینوی اربانا-شمپین یک جریان کاری سازگار با محدودیت‌های حرارتی طراحی کرده است که فرایند را در محدوده‌های دمایی ایمن نگه می‌دارد و هم‌زمان مزیت‌های الکتریکی سیلیکون بلوری را حفظ می‌کند. همین ترکیب، یعنی عملکرد سیلیکون تک‌بلور همراه با فرایند کم‌دما و لایه‌به‌لایه، این رویکرد را جذاب کرده است.

این دستاورد برای پردازنده‌ها و حافظه چه معنایی دارد؟ چند مزیت عملی را می‌توان انتظار داشت. نخست، فشرده‌سازی عمودی می‌تواند عمر مؤثر قانون مور را با جای دادن ترانزیستورهای بیشتر در همان سطح، بدون کوچک‌تر کردن ابعاد گیت، افزایش دهد. دوم، تأخیر میان لایه‌ها و مصرف توان کاهش می‌یابد، زیرا سیگنال‌ها مسافت کوتاه‌تری را طی می‌کنند. سوم، طراحان تراشه به درجه آزادی تازه‌ای دست پیدا می‌کنند: توزیع منطق، حافظه و شتاب‌دهنده‌های تخصصی در یک پشته عمودی، به جای کشیدن آن‌ها روی یک صفحه تخت.

البته مهندسی همیشه زنجیره‌ای از موازنه‌هاست. مدیریت حرارت، بازده تولید در مقیاس صنعتی و ادغام با اکوسیستم‌های موجود ساخت تراشه همچنان مانع‌هایی جدی هستند. اما این مطالعه که داوری علمی شده و در نشریه نیچر منتشر شده است، بحث را از مرحله نظری فراتر می‌برد. این یک نقشه راه است که دیگر تولیدکنندگان و پژوهشگران می‌توانند آن را آزمایش کنند و بهبود دهند.

اگر بتوان سیلیکون تک‌بلور را به شکلی قابل اعتماد و کم‌آسیب روی هم پشته‌سازی کرد، شاید مسیر عملی تازه‌ای برای دستیابی به توان محاسباتی بیشتر پیدا کرده باشیم، بدون آنکه به ترانزیستورهای همواره کوچک‌تر وابسته بمانیم.

گام‌های بعدی روشن‌اند: بازتولید نتایج در کارخانه‌های بزرگ‌تر، آزمون سخت‌گیرانه محدودیت‌های حرارتی در بارهای کاری واقعی و سازگار کردن زنجیره ابزارهای طراحی با تفکر سه‌بعدی. رقابت برای فشردن عملکرد بیشتر در همان مساحت هنوز پایان نیافته است. فقط جهت تازه‌ای پیدا کرده است: رو به بالا.