تراشه های سه بعدی سیلیکونی؛ مسیر تازه فراتر از مور

ریزپردازنده را نه به شکل یک برد مدار تخت، بلکه مانند خط افق شهری بسیار کوچک تصور کنید؛ برج‌هایی از ترانزیستور که لایه روی لایه چیده شده‌اند و به صورت عمودی فشرده می‌شوند تا هم فضا کمتر مصرف شود و هم ارتباطات سریع‌تر انجام گیرد. این تصویر دیگر صرفا یک گمانه‌زنی علمی نیست. پژوهشگران دانشگاه ایلینوی از مرحله ایده عبور کرده‌اند و در آزمایشگاه، مسیری عملی برای ساخت تراشه‌های سیلیکونی سه‌بعدی واقعی ارائه داده‌اند.

صنعت نیمه‌هادی‌ها برای چند دهه قانون مور را با کوچک‌تر کردن ترانزیستورها و جا دادن تعداد بیشتری از آن‌ها روی یک صفحه دنبال کرد. اما این مسیر اکنون با محدودیت‌های سخت فیزیکی روبه‌رو شده است. مواد در مقیاس اتمی رفتار متفاوتی نشان می‌دهند، سیم‌ها دچار ظرفیت خازنی ناخواسته می‌شوند و پدیده‌های کوانتومی دردسرساز می‌شوند. به همین دلیل مهندسان پرسشی صریح مطرح کردند: اگر به جای گسترش افقی، به سمت بالا بسازیم چه می‌شود؟

تیم ایلینوی با روشی به این پرسش پاسخ داده است که استاندارد طلایی فناوری نیمه‌هادی، یعنی سیلیکون تک‌بلوری، را حفظ می‌کند و در عین حال از گرمایی که معمولا مدارهای زیرین را از بین می‌برد، دوری می‌کند. آن‌ها به جای ساختن ویفرهای متعدد و اتصال آن‌ها به یکدیگر، نانوغشاهای فوق‌نازک سیلیکونی را از یک ویفر دهنده جدا می‌کنند و سپس این غشاها را با استفاده از تکنیک لمینیشن غلتکی روی مدارهای آماده منتقل می‌کنند. نکته کلیدی، کنترل دماست: دمای اتصال هرگز از ۲۰۰ درجه سانتی‌گراد فراتر نمی‌رود، یعنی بسیار کمتر از بودجه حرارتی حدود ۴۰۰ درجه‌ای که برای محافظت از اتصالات فلزی موجود لازم است.

جهشی کاربردی، نه یک ترفند حدسی

رویکردهای سه‌بعدی دیگری نیز وجود دارد. برخی محصولات تجاری، ویفرهای کامل را روی هم قرار می‌دهند و از ویاهای عبوری از سیلیکون استفاده می‌کنند، اما این ویاها بزرگ، کم‌تعداد و از نظر هم‌ترازی نسبتا زمخت هستند. مواد جایگزین برای لایه‌های بالایی، مانند فیلم‌های پلی‌کریستالی، اکسیدها، نانولوله‌های کربنی یا نیمه‌رساناهای دوبعدی نیز آزمایش شده‌اند، اما اغلب در مقایسه با سیلیکون حجیم عملکرد ضعیف‌تری دارند. فرایند ایلینوی در هر لایه فعال، سیلیکون تک‌بلوری را حفظ می‌کند و همین پیوستگی برای سرعت و قابلیت اطمینان اهمیت زیادی دارد.

چرا ساختار عمودی تا این اندازه مهم است؟ اتصال‌های کوتاه‌تر. ظرفیت خازنی انگلی کمتر. جابه‌جایی سریع‌تر داده میان بلوک‌های منطقی. این مزایا به‌ویژه برای شتاب‌دهنده‌های هوش مصنوعی و دیگر بارهای کاری تشنه داده ارزشمندند، جایی که گلوگاه اصلی جابه‌جایی بیت‌هاست، نه صرفا تعداد خام ترانزیستورها.

برای دور زدن مراحل آلایش در دمای بالا که می‌توانست لایه‌های پایینی را نابود کند، این تیم از ترانزیستورهای بی‌پیوند استفاده کرد. نانوغشاهای سیلیکونی پیش از انتقال، به صورت سنگین و یکنواخت آلایش می‌شوند. از آنجا که ضخامت هر غشا فقط حدود ۱۰ نانومتر است، گیت همچنان کنترل الکترواستاتیکی قدرتمندی روی کانال دارد. نتیجه این است که مقاومت تماس پایین می‌ماند، رفتار سوئیچینگ پایدار است و قطعات با وجود ساخته شدن در دماهای بسیار پایین‌تر، مانند ترانزیستورهای متعارف عمل می‌کنند.

این گروه در یک کلین‌روم دانشگاهی سه لایه فعال را روی هم چید، روی هر لایه ۶۲۵ ترانزیستور قرار داد و آن‌ها را با خطوط فلزی عمودی متراکم سیم‌کشی کرد. نتایج چشمگیر بود: یکنواختی قطعات و بازده ساخت با انتظارات صنعتی برابری می‌کرد، بازده گزارش‌شده بین ۹۸ تا ۱۰۰ درصد بود و چگالی جریان با فرایندهای سیلیکونی متعارف در دمای بالا برابری داشت. در مقایسه با رویکردهای مونولیتیک جایگزین که از مواد غیربلوری استفاده می‌کنند، قطعات جدید چگالی جریانی سه تا چهار برابر بیشتر نشان دادند.

این روش ضمن حفظ عملکرد سیلیکون تک‌بلوری، با بودجه حرارتی لازم برای یکپارچه‌سازی سه‌بعدی مونولیتیک سازگار است.

مکانیک نیز در این موفقیت نقش داشت. اتصال سنتی ویفرها تلاش می‌کند دو ویفر سخت با ضخامت نیم میلی‌متر را به هم بچسباند و اغلب در مرز تماس، حفره‌هایی به دام می‌اندازد. در مقابل، یک غشای ۱۰ نانومتری آن‌قدر انعطاف‌پذیر است که با پستی‌وبلندی‌های سطح زیرین سازگار شود؛ همین موضوع نقص‌های بین‌سطحی را کاهش می‌دهد و تماس‌های الکتریکی تمیزتری ایجاد می‌کند.

یکپارچه‌سازی سه‌بعدی مونولیتیک، اتصال‌های عمودی را ممکن می‌کند که می‌توانند ۱۰ تا ۱۰۰ برابر متراکم‌تر از اتصال مبتنی بر ویاهای عبوری از سیلیکون باشند و هم‌ترازی در مقیاس نانومتر داشته باشند. این چگالی به فاصله‌های کوتاه‌تر میان لایه‌ها و کاهش چشمگیر تأخیر ارتباطی منجر می‌شود. درست مانند آن است که یک پراکندگی وسیع حومه‌ای را به مرکز شهری فشرده تبدیل کنیم: همان کارکردها، اما با زمان رفت‌وآمد بسیار کمتر میان بلوک‌ها.

پیامدهای عملی این دستاورد فراتر از تیترهای آزمایشگاهی است. این تیم باور دارد که فرایند جدید می‌تواند فراتر از سه لایه انباشته‌ای که نمایش داده‌اند مقیاس‌پذیر شود. اگر کارخانه‌های تولید تراشه این تکنیک را بپذیرند، می‌تواند توسعه سخت‌افزارهای تخصصی برای یادگیری ماشین، رایانش لبه و حوزه‌های دیگری را سرعت دهد که در آن‌ها پهنای باند و انرژی مصرفی به ازای هر عملیات اهمیت تعیین‌کننده دارد. همچنین این روش بُعد تازه‌ای در اختیار طراحان تراشه قرار می‌دهد تا زمانی که کوچک‌سازی ترانزیستورها دیگر پایدار نیست، از آن بهره ببرند.

البته چالش‌ها باقی‌اند. مدیریت حرارتی پشته‌های چندلایه، مسیریابی تمیز توان در میان ده‌ها لایه و ادغام با جریان‌های موجود در کارخانه‌های نیمه‌هادی، همگی نیازمند کار مهندسی جدی هستند. با این حال، نتایج ایلینوی یک مانع بزرگ را کنار می‌زند: پردازش لایه‌های بالایی در دمای بالا. با حل این مشکل، صنعت نیمه‌هادی مسیری عملی و سازگار با سیلیکون برای ساخت تراشه‌های متراکم‌تر و سریع‌تر به دست می‌آورد.

می‌توان ماجرا را این‌گونه دید: ما پایان قانون مور را تماشا نمی‌کنیم، بلکه شاهد تکامل آن هستیم. شاید تعداد قطعات در هر تراشه دیگر صرفا با کوچک‌سازی دو برابر نشود. اما با ساخت مدارها در جهت عمودی، مهندسان می‌توانند توان پردازشی بیشتری را در همان سطح فیزیکی جای دهند و اجازه دهند داده‌ها در زمانی بسیار کوتاه‌تر مسافت بیشتری را طی کنند. خط افق این شهر ریزمقیاس در حال قد کشیدن است.